FinFET

出典: フリー百科事典『ウィキペディア(Wikipedia)』

出典: フリー百科事典『ウィキペディア(Wikipedia)』
ダブルゲートFinFETデバイス

FinFETFin Field-Effect Transistor)とは、ゲートがチャネルの2面、3面、4面またはチャネルを包むように位置しダブルゲート構造を形成している基板上に作られたMOSFETである。FinFETと呼ばれる理由は、ソース/ドレイン領域がシリコン表面でフィンを形成するためである。FinFETデバイスは主流のCMOSよりもかなり速いスイッチング時間と高い電流密度を持つ。

FinFETという用語は、SOI基板上に構築された非プレーナー型ダブルゲートトランジスタ[1]を表現するために、2001年にカリフォルニア大学バークレー校の研究者であるChenming Hu英語版Tsu-Jae King-Liu英語版Jeffrey Bokor英語版らによって作られた。このトランジスタは、以前のDELTA(シングルゲート)トランジスタデザイン[2][3][4]に基づいていた。

FinFETトランジスタは5nmのゲート厚さと50nm以下のゲート幅を持つことができ、28nmチップで応用されると想定されている。FinFET技術は、AMDNVIDIA[5]IBMARMMotorolaと学術研究機関によって追求されている。

産業界では2002年のTSMCによる0.7Vで動作する25nmトランジスタが最初である。「Omega FinFET」デザインは、ギリシャ文字の「オメガ」と、ソース/ドレイン構造を包むゲートの形状との類似性から名付けられたもので、ゲートディレイはN型トランジスタで0.39ピコ秒、P型で0.88ピコ秒となっている。

ゲートが3面からチャネルを囲むインテルのトライゲートトランジスタは、プレーナー型よりゲートディレイが小さく、高い性能を可能にした[6][7]

最初のFinFETトランジスタのタイプは「DEpleted Lean-channel TrAnsistor」または「DELTAトランジスタ」として知られた。DELTAトランジスタを扱った論文は1990年代始めに最初に出版された。このトランジスタのゲートは半導体チャネルのフィンを被覆したり、またトップとサイドの両方あるいはサイドのみに電気的に接触させたりすることができる。前者(トップとサイド)を「トライゲートトランジスタ」、後者(サイドのみ)を「ダブルゲートトランジスタ」と呼ぶ。ダブルゲートトランジスタは各端を2つの異なる端子または接点に接続させることが任意に可能となっている。このバリエーションを「スプリットトランジスタ」と呼ぶ。これにより、より繊細なトランジスタの動作制御が可能となる。

参考文献[編集]

  1. ^ Xuejue Huang; Wen-Chin Lee; Kuo, C. et al. (May 2001). “Sub-50 nm P-channel FinFET”. IEEE Transactions on Electron Devices 48 (5): 880–886. doi:10.1109/16.918235. https://people.eecs.berkeley.edu/~hu/PUBLICATIONS/PAPERS/717.pdf. 
  2. ^ Hisamoto, D.; Kaga, T.; Takeda, E. (June 1991). “Impact of the vertical SOI 'DELTA' structure on planar device technology”. IEEE Transactions on Electron Devices 38 (6): 1419–1424. doi:10.1109/16.81634. オリジナルの2016-12-01時点によるアーカイブ。. https://web.archive.org/web/20161201041344/http://dlia.ir/Scientific/IEEE/iel1/16/2677/00081634.pdf. 
  3. ^ Hisamoto, D. et al. (1991) "Impact of the vertical SOI 'Delta' Structure on Planar Device Technology" IEEE Trans. Electron. Dev. 41 p. 745.
  4. ^ Chenming Hu; Bokor, J. et al. (December 2000). “FinFET-a self-aligned double-gate MOSFET scalable to 20 nm”. IEEE Transactions on Electron Devices 47 (12): 2320–2325. doi:10.1109/16.887014. http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.211.204&rep=rep1&type=pdf. 
  5. ^ NVidia Pascal Microarchitecture
  6. ^ Bohr, Mark (2011年5月). “Intel's Revolutionary 22 nm Transistor Technology”. intel.com. 2018年4月18日閲覧。
  7. ^ Grabham, Dan (2011年5月6日). “Intel's Tri-Gate transistors: everything you need to know” (英語). TechRadar. https://www.techradar.com/news/computing-components/processors/intel-s-tri-gate-transistors-everything-you-need-to-know-952572 2018年4月19日閲覧。